מערכות תקשורת
האצת פיתוח ווריפיקציית FPGA מבוססת Model-Based Design
פתרון צווארי בקבוק בפיתוח ובווריפיקציה של חומרה באמצעות סוכני AI ייעודיים
מציג:
ינון נוסבאום, Application Engineer
התהליך ההנדסי:
מעבר רציף מאלגוריתם בסביבת תוכנה (Floating-Point) לארכיטקטורת חומרה (Streaming), הכולל המרת Fixed-Point אוטומטית וייצור אוטומטי של קוד RTL דטרמיניסטי (VHDL/Verilog).
המימוש בפועל:
שימוש בסייען AI כאורקסטרטור לניתוח הארכיטקטורה ואופטימיזציית נתיבי ה-Pipeline. לאחר ייצור הקוד, נריץ וריפיקציית חומרה מואצת לאימות Bit-Accurate מול מודל הרפרנס, באמצעות RTL Co-Simulation או FPGA-in-the-Loop, מה שחוסך שבועות של פיתוח סביבות בדיקה נפרדות.
טכנולוגיות מפתח:
AI-Assisted HDL Generation, Pipelining, Automated Fixed-Point,
Hardware Co-Simulation.
תיאור הדמו:
המרת אלגוריתמי תוכנה (DSP/Vision) ל-RTL מהווה לרוב צוואר בקבוק פיתוחי משמעותי, עקב הצורך ב-Timing Closure וביצוע המרות Fixed-Point תוך התחשבות במשאבי הסיליקון.
בהדגמה הזו נראה כיצד צוותי R&D יכולים להיעזר באוטומציה מבוססת Model-Based Design, תוך שילוב סייעני AI לניתוח ארכיטקטורה, כדי להזין מודל רפרנס ב-MATLAB/Simulink ולקבל קוד מקומפל ומוכן לריצה, תוך שמירה על שליטה הנדסית מלאה במשאבים.
מרכיבי הדמו:
- AI-Driven Streaming Conversion: תרגום אוטומטי של קוד Frame-Based לארכיטקטורת Pipeline רציפה וחסכונית במשאבי לוגיקה.
- Automated Fixed-Point & Latency Balancing: קוונטיזציה אופטימלית לנתונים וסנכרון אוטומטי של השהיות (Delay Matching) בנתיבי המידע.
- Hardware-Independent RTL: ייצור קוד Verilog/VHDL שאינו תלוי ביצרן סיליקון ספציפי, המונע תלות ב-Vendor Lock-In ומאפשר ניוד של ה-IP.
- Hardware Co-Simulation (FIL): אימות ה-Bitstream בזמן אמת מול אלגוריתם הרפרנס תוך שימוש בממשק Ethernet להעברת נתונים (Streaming), המקצר דרמטית את זמני הסימולציה.
דגשים טכניים:
- Hardware Portability in Action: חשיפת הניתוק ההנדסי שבין אלגוריתם המקור לחומרת היעד, ויכולת המערכת לטרגט פלטפורמות שונות, כדוגמת AMD Xilinx או Altera, ללא שכתוב של ה-RTL.
- Verification Acceleration: צמצום משמעותי של זמני ה-Verification על ידי יצירת סביבת Co-Simulation בלחיצת כפתור, המאמתת את פלט החומרה (Bit-Accurate) מול מודל התוכנה וחוסכת כתיבה של Testbenches ידניים.