אוטומציית טסטים וחיבור למעבדות
SDR Testbench: מ-MATLAB לשידור RF באוויר
עקיפת צווארי בקבוק בבדיקות חומרה ע"י הפיכת SDR למחולל אותות (VSG) מוגדר-תוכנה
מציג:
ינון נוסבאום, Application Engineer, סיסטמטיקס
התהליך ההנדסי:
מעבר ישיר מקינפוג אלגוריתמי של שכבות ה-MAC וה-PHY בתוכנה, לשידור פיזי (Over-The-Air) ללא תלות בציוד בדיקה ייעודי ויקר.
המימוש בפועל:
הדגמה חיה של יצירת מסגרות 802.11 (Frame Generation), אפנון לאות Baseband, וטעינת דגימות ה-IQ לזיכרון חומרת ה-SDR (כדוגמת USRP). מהלך המאפשר שידור מחזורי רציף (Continuous) ללא תלות בצווארי הבקבוק של ה-Host PC, וקליטתו ע"י התקן Wi-Fi מסחרי תקני (COTS).
Multi-Standard Scalability: מתודולוגיית ה-Testbench המוצגת בדמו עבור WLAN ניתנת ליישום מיידי גם עבור תקני 5G, LTE, Bluetooth ו-Satcom.
טכנולוגיות מפתח:
MATLAB, USRP / SDR Hardware, HW Bring-up, Baseband Prototyping.
תיאור הדמו:
בדיקות אינטגרציה (HW Bring-up) לרכיבי RF מהוות לרוב צוואר בקבוק משמעותי בפיתוח, עקב תלות בצב"ד ייעודי וסגור, או בהמתנה לקוד מצוותי ה-FPGA.
הדמו מציג מתודולוגיה שמקצרת את מחזור הפיתוח: על ידי חיבור סביבת MATLAB לחומרת SDR, אנו הופכים אותה למחולל אותות וקטורי (VSG) גמיש. אנו נדגים כיצד צוותי מחקר ופיתוח יכולים לסנתז אותות תקניים ברמת ה-Baseband ולשדר אותם מיידית (Over-The-Air), תוך שליטה הנדסית מלאה בשכבות ה-MAC וה-PHY.
מרכיבי הדמו:
- Baseband Generation: קינפוג וסינתזה של MAC Frames (דוגמת Beacon) ואות ה-IQ הדיגיטלי ישירות בקוד MATLAB, כולל Oversampling ועיצוב ספקטראלי.
- Hardware Abstraction: ניהול שקוף של רכיב הרדיו (תדר נשא, Gain) דרך Support Packages, תוך ניידות קוד (Portability) מלאה בין פלטפורמות חומרה (Zynq, USRP, Pluto).
- OTA Transmission & Impairments: שידור אות ה-RF לאוויר וקליטתו ע"י רכיב Wi-Fi מסחרי (COTS). המערכת מאפשרת הזרקת שגיאות תזמון ועיוותי ערוץ (Channel Impairments) ברמת הביט לטובת בדיקות.
דגשים טכניים:
- Hardware Agnosticism: ניידות (Portability) של קוד ה-Baseband בין פלטפורמות שונות (מלוחות Zynq/Pluto ועד מערכות USRP) במינימום שינויי קוד.
- Bit-level Control & Impairments: שליטה הנדסית מלאה המאפשרת הזרקת שגיאות תזמון ועיוותי ערוץ לצרכי בדיקות.
- FPGA Memory Loading (Repeat Mode): טעינת האות ישירות לזיכרון ה-FPGA, המבטיחה שידור מחזורי רציף ומונעת נפילות (Buffer Underruns) הנגרמות מ-Latency של רשת ה-Ethernet.