הרשמה לסמינר - ללא עלות

הזמנה לסמינר בנושא:

Automate Your MATLAB/Simulink Verification
and Deployment Workflows

From algorithm to embeddable SW/HW code

22.11.21 בין השעות 9:30-13:00, מלון דניאל, הרצליה

כחלק מההתקדמות הטכנולוגית בעולם, התעשייה מחפשת דרכים שונות ומגוונות להוספת התייעלות ואוטומציה בתהליכים, בדגש על תהליך הפיתוח ובדיקות המימוש בתהליך. אחד האתגרים העיקריים נובע מצוואר הבקבוק שבין הרעיון למימושו.

בכנס זה נציג, ממספר זוויות שונות, כיצד חברת MathWorks מציעה להתמודד עם האתגרים הללו עבור מערכות שונות: סימולציה ב-C או ++C, מערכות Embedded, GPU ומערכות הכוללת FPGA או SoC. בכל הרצאה נתמקד בדוגמא מעשית להצגת היכולות השונות וצורת העבודה הנכונה.

הצטרפו לצוות המהנדסים של סיסטמטיקס ליום עיון טכני ומקצועי ללא עלות, בו תוכלו להעשיר את עולם הידע שלכם, וללמוד על דרכים לשפר את תהליכי הפיתוח בארגון שלכם.

[ סדר יום ]

הערה:
ההשתתפות הינה ללא תשלום, אך מחייבת הרשמה מראש.

הרשמה לסמינר - ללא עלות
9:00

אוטומציה בתהליך הפיתוח באמצעות חילול קוד

מתן קזמן, Account Manager, סיסטמטיקס
9:15

הדרך הנכונה להתחיל ב-MATLAB ולהגיע בבטחה לתוכנה או מעבד (CPU/GPU)

דן נשר, ראש צוות מהנדסי אפליקציה, סיסטמטיקס
10:15

המרה אוטומטית מ-MATLAB לקוד C בחברת ציקל הנדסה

רוברט ציקל, מנכ"ל ציקל הנדסה
10:30 הפסקת קפה
10:45

ממודל Simulink, דרך אב-טיפוס על חומרת המטרה, ועד ל-Production

איתמר אנגלמן, מהנדס אפליקציה, סיסטמטיקס
11:30

בדיקות בסביבת תכנון מבוסס-מודל (SIL/PIL)

איתמר אנגלמן, מהנדס אפליקציה, סיסטמטיקס
12:15

שימוש ב-MATLAB וב-Simulink בפיתוח FPGA ליצירה אוטומטית של קוד HDL ומערכת בדיקות

אופיר סיזבסקי, מהנדס אפליקציה, סיסטמטיקס
13:15 סיום משוער

הערה:
ההשתתפות הינה ללא תשלום, אך מחייבת הרשמה מראש.

הרשמה לסמינר - ללא עלות
9:00

אוטומציה בתהליך הפיתוח באמצעות חילול קוד

מתן קזמן, Account Manager, סיסטמטיקס
9:15

הדרך הנכונה להתחיל ב-MATLAB ולהגיע בבטחה לתוכנה או מעבד (CPU/GPU)

דן נשר, ראש צוות מהנדסי אפליקציה, סיסטמטיקס
10:15

המרה אוטומטית
מ-MATLAB לקוד C
בחברת ציקל הנדסה

רוברט ציקל, מנכ"ל ציקל הנדסה
10:30 הפסקת קפה
10:45

ממודל Simulink, דרך אב-טיפוס על חומרת המטרה, ועד ל-Production

איתמר אנגלמן, מהנדס אפליקציה, סיסטמטיקס
11:30

בדיקות בסביבת תכנון מבוסס-מודל (SIL/PIL)

איתמר אנגלמן, מהנדס אפליקציה, סיסטמטיקס
12:15

שימוש ב-MATLAB וב-Simulink בפיתוח FPGA ליצירה אוטומטית של קוד HDL ומערכת בדיקות

אופיר סיזבסקי, מהנדס אפליקציה, סיסטמטיקס
13:15 סיום משוער

[ פירוט הרצאות מקצועיות ]

בין השעות: 9:30-13:00

ממודל Simulink, דרך אב-טיפוס על חומרת המטרה, ועד ל-Production

ממודל Simulink, דרך אב-טיפוס על חומרת המטרה, ועד ל-Production

בהרצאה זו נראה מהם אבני הבניין בפיתוח מוצר: מידול סימולטני, בדיקות בסביבת תוכנה, יצירת קוד, תיקוף המודל ותיקוף האלגוריתם כחלק ממערכת.

נבין כיצד נוכל לבחור חומרה שנתמכת בתהליך יצירת הקוד בהתאם לדרישות הפרויקט, ואיך ניתן לייצר תהליך עבודה שמאפשר לדבג את הקוד בסביבת MATLAB.

לבסוף, נוכל לשלב את מקטע הקוד שלנו כחלק ממערכת שלמה, לאחר שמצאנו חלק ארי מהבאגים בעבודה על מערכת Real-Time.

הדרך הנכונה להתחיל ב-MATLAB ולהגיע בבטחה לתוכנה או מעבד (CPU/GPU)

הדרך הנכונה להתחיל ב-MATLAB ולהגיע בבטחה לתוכנה או מעבד (CPU/GPU)

מעטים הפרויקטים שבהם קוד ה-MATLAB שכתבנו עומד בפני עצמו; בסופו של יום, ה"מוח" שתיכננו הוא חלק ממוצר שלם שצריך להגיע לשוק. המוצר הזה יכול להיות סביבת תוכנה טהורה, אבל גם כולל הרבה פעמים חומרה מסוג CPU ו/או GPU. קיימים מגוון דרכים לעבור את התהום שבין MATLAB וסביבת המוצר הסופית, וחשוב לשים לב שלא מוותרים על תיקוף (וריפיקציה), ממזערים את החשיפה של הקוד הסופי לטעויות אנוש נוספות, ולא מתפשרים על ביצועים, איכות ועמידה בדרישות הפרויקט.

בהרצאה זו נסקור את המתודולוגיה הסדורה של MathWorks לעבור מקוד MATLAB לקוד C/C++/CUDA, תוך שימוש בדוגמאות.

כמו כן, על רקע המגמות הבולטות בתעשייה, בחלק האחרון נתמקד ביישומים המוכוונים ל-AI.

בדיקות בסביבת תכנון מבוסס-מודל (SIL/PIL)

בדיקות בסביבת תכנון מבוסס-מודל (SIL/PIL)

למרבה הצער, זמן רב בפרויקט מושקע בכתיבת בדיקות למערכת. דבר זה אף גורר לעיתים כתיבת סטים שונים של בדיקות לפלטפורמות שונות (MATLAB, C ועוד).

בהרצאה זו נבין כיצד ניתן להמשיך עם סט הבדיקות שביצענו ב-MATLAB על גבי הסימולציה, ולבצע את אותן הבדיקות גם על הקוד המיוצר (Software-in-the-Loop) , וכן על גבי הבקר (Processor-in-the-Loop) – כך נוכל לוודא שהקוד שיוצר זהה לסימולציה ומקיים את דרישות המערכת.

נבצע השוואה בעזרת unit_test סימולטיבי, וכן נשווה את נתוני הניסוי לסימולציה לצורך תיקוף המודל.

שימוש ב-MATLAB וב-Simulink בפיתוח FPGA ליצירה אוטומטית של קוד HDL ומערכת בדיקות

שימוש ב-MATLAB וב-Simulink בפיתוח FPGA ליצירה אוטומטית של קוד HDL ומערכת בדיקות

את ארכיטקטורת המערכת והאלגוריתמיקה, שנממש את חלקה על FPGA, ניתן לתכנן ולבדוק ב-MATLAB  וב-Simulink. לאחר התכנון, במקום לכתוב ידנית קוד ל-FPGA, ניתן ליצור קוד Verilog/VHDL בצורה אוטומטית ממודל המערכת, אשר מותאם ל-FPGA שאיתו אנחנו עובדים. ניתן ליצור בזמן קצר כך גם מערכת בדיקות לווריפיקציה, שזהה לבדיקות שבוצעו למערכת בשלבי התכנון. בצורת עבודה זו, הפיתוח גמיש יותר לשינויים הנובעים משינויי ארכיטקטורה או עקב באגים שהתגלו, היקף הבדיקות יכול לגדול בקלות ומשך הפרויקט צפוי להתקצר.

בהרצאה זו נראה

  • דוגמא ליצירת קוד HDL בצורה אוטומטית מאלגוריתם, תוך התמקדות בנקודות מרכזיות בתהליך זה
  • המרת המודל ל-Fixed Point בדיוק שנבחר, תוך הצגה ברורה של שגיאות הקוונטיזציה
  • יצירת testbench לווריפיקציה, אשר מכיל את הקלט של סימולציית ה-MATLAB וה-Simulink וכולל בדיקת פלט שמשווה בין תוצאת הווריפיקציה לתוצאת הסימולציה

נשמח לראותך בסמינר.

יצירת קשר

מחלקת שיווק
חברת סיסטמטיקס
טלפון:  03-7660111

הרשמה לסמינר - ללא עלות